Binary Adder et binaire Addition en utilisant Ex-portes OU

Lorsque les deux bits simples, A et B sont additionnés, l'ajout de « 0 + 0 », « 0 + 1 » et « 1 + 0 » résultats dans soit un « 0 » ou « 1 » jusqu'à ce que vous arriviez à la dernière colonne de « 1 + 1 », puis la somme est égale à « 2 ». Mais le numéro deux n'existe pas cependant binaire, 2 en binaire est égal à 10. à-dire un zéro pour la somme plus un bit de transport supplémentaire.

Ensuite, le fonctionnement d'un additionneur simple exige deux entrées de données produisant deux sorties, la somme (S) de l'équation et un Carry (C) bit comme indiqué.

Binary Adder Schéma

2 entrées porte OU exclusif

A partir des équations ci-dessus, nous savons maintenant qu'une porte OU exclusif ne produira une sortie « 1 » lorsque « soit » entrée est à l'état logique « 1 », nous avons donc besoin d'une sortie supplémentaire pour produire le bit de report lorsque les entrées « Les deux » A et B sont à l'état logique « 1 ». Une porte numérique qui répond parfaitement à produire une sortie « 1 » lorsque ses deux entrées A et B sont « 1 » (HIGH) est la norme et la porte.

2 entrées porte ET

2 entrées porte ET

En combinant la porte OU exclusif avec des résultats la porte ET dans un simple circuit additionneur binaire numérique communément connu comme le circuit « La moitié Adder ».

Un demi-Adder Circuit

Un demi-additionneur est un circuit logique qui effectue une opération d'addition sur deux chiffres binaires. La demi-additionneur produit une somme et une valeur de report qui sont les deux chiffres binaires.

La moitié Adder Table de vérité avec Carry-Out

De la table de vérité de l'additionneur de moitié, nous pouvons voir que la sortie SUM (S) est le résultat de la porte OU exclusif et le Carry-out (Cout) est le résultat de la porte. Ensuite, l'expression booléenne pour un demi-additionneur est la suivante.

Pour le bit SOMME:

SUM = A XOR B = A ⊕ B

Pour le bit CARRY:

CARRY = A ET B = A.b

Un inconvénient majeur du circuit demi-additionneur lorsqu'il est utilisé comme un additionneur binaire, est qu'il n'y a aucune disposition pour un « Carry-in » dans le circuit précédent lorsque l'addition des multiples bits de données.

Par exemple, supposons que nous voulons additionner deux octets de données, un bit de transport résultant 8 bits devrait être en mesure de « ondulation » ou se déplacer à travers les modèles de bits à partir du bit le moins significatif (LSB). L'opération la plus compliquée l'additionneur moitié peut faire est « 1 + 1 », mais comme l'additionneur moitié n'a pas d'entrée de report de la valeur résultante ajoutée serait incorrecte. Une façon simple de résoudre ce problème est d'utiliser un circuit d'addition binaire de type Full Adder.

A Full Adder Circuit

La principale différence entre la pleine Adder et la précédente demi-Adder est qu'un additionneur complet a trois entrées. Le même deux entrées de données de bit unique A et B comme précédemment plus une entrée supplémentaire de Carry-in (C-in) pour recevoir le report d'un étage précédent, comme indiqué ci-dessous.

Plein Adder Synoptique

Ensuite, l'additionneur complet est un circuit logique qui effectue une opération d'addition sur trois chiffres binaires et tout comme l'addition de moitié, il génère également un report vers la colonne suivante d'addition. Ensuite, un report dans un transfert possible d'un chiffre moins important, tandis qu'un Carry-out représente un report à un chiffre plus important.

À bien des égards, l'additionneur complet peut être considéré comme deux demi-additionneurs reliés entre eux, avec le premier demi-additionneur passant son report à la deuxième demi-additionneur comme indiqué.

Plein Adder Schéma logique

Comme le circuit additionneur complet est au-dessus essentiellement deux demi-additionneurs reliés entre eux, la table de vérité pour l'addition complète comprend une colonne supplémentaire pour prendre en compte le report à. entrée CIN ainsi que la sortie additionnée, S et le report de sortie, le bit COUT.

La pleine Adder Table de vérité avec Carry

Ensuite, l'expression booléenne pour un additionneur complet est le suivant.

Pour le bit SUM (S):

SUM = (A XOR B) XOR Cin = (A ⊕ B) ⊕ Cin

Pour le report (Cout) bit:

CARRY OUT = A et B ou Cin (A XOR B) = a.b + Cin (A ⊕ B)

Un n-bit binaire Adder

Nous avons vu plus haut que additionneurs binaires 1-bit unique peut être construit à partir de portes logiques de base. Mais si nous voulions ajouter deux nombres n bits, n nombre de bits 1 additionneurs complets doivent être connectés ou « en cascade » ensemble pour produire ce qu'on appelle un Adder Carry Ripple.

Un « sommateur de transport d'entraînement » est tout simplement « n ». 1 bit additionneurs complets en cascade avec chaque additionneur complet représentant une seule colonne pondérée dans une addition binaire de longueur. Il est appelé un sommateur de transport d'entraînement parce que les signaux produisent un effet carry « ondulation » à travers l'additionneur binaire de droite à gauche, (LSB MSB).

Par exemple, supposons que nous voulons « ajouter » deux nombres de 4 bits, les deux sorties du premier additionneur complet fournira d'abord chiffres somme (S) de l'addition, plus un peu de report qui agit comme le report en chiffres du prochain additionneur binaire.

Le deuxième additionneur binaire dans la chaîne produit également une sortie sommée (2ème bit) plus un autre bit emporter et nous pouvons continuer à ajouter sommateurs plus complet à la combinaison d'ajouter un plus grand nombre, reliant la sortie de bit de report du premier additionneur binaire complet à l'autre additionneur complet, et ainsi de suite. Un exemple d'un additionneur 4 bits est donnée ci-dessous.

A Ripple Carry Adder de 4 bits

Un inconvénient principal de « cascade » ensemble additionneurs binaires 1-bit pour ajouter un grand nombre binaire est que si les entrées A et B changent, la somme à sa sortie ne sera pas valide jusqu'à ce report d'entrée a « ridé » à travers chaque sommateur plein la chaîne parce que le MSB (bit le plus significatif) de la somme doit attendre toute modification de l'entrée de report du bit de poids faible (bit de poids faible). Par conséquent, il y aura un retard fini avant la sortie de l'additionneur répond à tout changement dans ses entrées entraînant un retard accumulé.

Ce temps de retard indésirable est appelé retard de propagation. Egalement un autre problème appelé « débordement » se produit quand un additionneur à n bits parallèles ajoute deux nombres ensemble dont la somme est supérieure ou égale à 2 n

Une solution consiste à générer les signaux d'entrée de report directement à partir des entrées A et B plutôt que d'utiliser le dispositif d'entraînement ci-dessus. Ce produit alors un autre type de circuit d'addition binaire appelé Carry Look Ahead Adder binaire où la vitesse de l'additionneur parallèle peut être grandement améliorée en utilisant la logique report regarder vers l'avenir.

L'avantage de porter regard vers l'avenir aspic que la durée du temps un report regard vers l'avenir sommateur besoins afin de produire la bonne somme est indépendante du nombre de bits de données utilisé dans l'opération, à la différence du temps de cycle parallèle d'entraînement sommateur doit remplir la somme est une fonction du nombre total de bits dans le cumulateur.

pleins circuits additionneurs 4 bits avec look carry avant fonctionnalités sont disponibles sous forme d'ensemble de circuits intégrés sous la forme du TTL additionneur binaire 4 bits 74LS83 ou 74LS283 et le CMOS 4008 qui peut additionner deux nombres binaires 4 bits et générer une SOMME et une sortie de retenue, comme illustré.

74LS83 Symbole logique

Nous avons vu dans ce tutoriel sur additionneurs binaires que les circuits d'addition peuvent être utilisés pour « ajouter » deux nombres binaires produisant un « carry-out ». Dans sa forme la base, sommateurs peuvent être fabriqués à partir de relier entre eux une porte OU exclusif avec une porte pour produire un demi-circuit Adder. Deux demi-additionneurs peuvent l'être combinés pour produire une pleine Adder.

Il y a un certain nombre de circuits intégrés plein additionneur disponibles 4 bits tels que le 74LS283 et CD4008. qui va ajouter deux nombres binaires à 4 bits et fournir un bit de report d'entrée supplémentaire, ainsi qu'un bit de report de sortie, afin de pouvoir les en cascade ensemble pour produire 8 bits, 12 bits, 16 bits, les additionneurs, mais la propagation de report délai peut être un problème majeur dans les grandes sommateurs d'ondulation n bits.